Искусственный интеллект в 2024 году: тренды и прогнозы

n

Архитектура вычислительных ядер: от GPU к гетерогенным чиплетам

К началу 2026 года массовый сегмент ускорителей ИИ окончательно перешел на модульную архитектуру. Ведущие производители (NVIDIA B200/H100, AMD MI350, Intel Gaudi 4) применяют чиплетную компоновку с межсоединениями на основе мостов CoWoS (Chip-on-Wafer-on-Substrate) и EMIB (Embedded Multi-die Interconnect Bridge). Это позволило нарастить количество транзисторов до 200 млрд на пакет при сохранении приемлемого процента брака — менее 0.3% на пластине 300 мм по техпроцессу TSMC N3E (3 нм).

Ключевое отличие новых архитектур — выделенные блоки тензорного ядра (NPU) с фиксированной точностью FP8 и FP4. Например, в ускорителе Gaudi 4 доля FP8-операций достигает 72% от общей производительности, что на 210% эффективнее по показателю TOPS/ватт по сравнению с FP16. Материал интерконнектов — медь с барьерным слоем кобальта (толщина 20 нм), что снижает задержки на шине данных до 1.2 нс при частоте HBM4 — 6.4 Гбит/с на контакт.

Спецификации памяти и подсистемы ввода-вывода

Стандарт памяти HBM4 (High Bandwidth Memory 4) стал доминирующим для инференс- и тренировочных кластеров. Типовая конфигурация: 8-штабельная сборка с 32-ярусными кристаллами плотностью 64 Гбит на кристалл DRAM (техпроцесс 12 нм от Samsung/SK Hynix). Суммарный объем — 256 ГБ на ускоритель, пропускная способность — до 12.8 ТБ/с (каналы 2048 бит, скорость 6.4 Гбит/с). Рабочее напряжение снижено до 1.1 В — на 15% меньше, чем у HBM3, благодаря TSV-соединениям из меди с диаметром 20 мкм.

Для сравнения: альтернатива — GDDR7 (используется в потребительских картах RTX 5000) дает пропускную способность до 1.5 ТБ/с, но при энергопотреблении на чип выше в 1.8 раза из-за необходимости внешнего термического интерфейса с теплопроводностью 12 Вт/м·К (паста на основе жидкого металла). Для серверных решений стандартом стал жидкостной охлаждение с диэлектрической жидкостью на основе перфторуглеродов (3M Novec 7500), обеспечивающее отвод 2.5 кВт на модуль при ΔT = 45°C.

Материалы подложек и качество сборки

Переход на органические подложки из LTCC (Low Temperature Co-fired Ceramic) с медными проводниками толщиной 15 мкм повысил механическую стабильность при циклических нагрузках до 10 000 циклов термоудара (-40°C до 125°C). Нормы IPC-6012 Class 3 обязательны для всех ускорителей, поставляемых в дата-центры — это гарантирует отсутствие отслоений диэлектрика при 85% относительной влажности и 85°C (тест HAST).

Разница с consumer-сегментом: в потребительском оборудовании допускается использование подложек FR-4 с допуском по импедансу ±12%, в то время как серверные версии требуют ±5% для обеспечения целостности сигнала на частотах свыше 8 ГГц. Производители (Foxconn, Wistron) внедрили автоматизированную оптическую инспекцию (AOI) с разрешением 1.2 мкм на всех линиях сборки, что снизило частоту скрытых дефектов пайки до 0.001% (шесть сигм).

Тренды в алгоритмах и стандарты точности

Доминирующим форматом для тренировки моделей с 2026 года стал микшированный FP8/FP16, основанный на спецификации OCP (Open Compute Project) v2.0. Для больших языковых моделей (LLaMA-4, GPT-5) применяется стратегия блочного квантирования с разрядностью 4 бита на вес (INT4) при сохранении FP16 для градиентов — это сократило требования к VRAM на 40% без потери точности выше 0.3% на тесте MMLU. Коммутационные плиты NVLink 6 (NVIDIA) поддерживают номинальный трафик 900 ГБ/с на порт при кодировании NRZ с битовой ошибкой менее 1e-15.

Прогноз по материалам: к концу 2026 ожидается внедрение фотонных межсоединений для внутрикластерной сети (Silicon Photonics с модуляцией 128 ГБод) с энергетической эффективностью 0.5 пДж/бит, что в 5 раз лучше медных линий. Однако промышленное внедрение сдерживается стоимостью фаб-процесса — до $3500 за 300-мм пластину (кремний-на-изоляторе SOI с 200-нм волноводами из нитрида кремния).

Сравнительная таблица норм качества (2026)

Прогноз по инфраструктуре и совместимость

К концу 2026 года ожидается повсеместное внедрение протокола CXL 3.1 (Compute Express Link) для гетерогенных вычислений. Это позволит объединять память CPU, GPU и специализированных ASIC для NLP (нейроускорителей) в единое адресное пространство с задержкой менее 150 нс. Производственные нормы для разъема CXL: контакты из бериллиевой бронзы с золотым покрытием (0.75 мкм Au), износ менее 10% после 500 циклов соединения. Кабели Gen-Z с активным редрайвом на базе кремниевых переключателей PAM4 поддерживают длину до 3 метров при скорости 112 Гбит/с.

Для чипов памяти нового поколения — HBM4E (анонсирован JEDEC в Q2 2026) — характерна пропускная способность 16 ТБ/с на стек, что потребует перехода на подложки из керамики с коэффициентом теплового расширения 3.2 ppm/°C (против 17 ppm/°C у FR4). Ожидается, что к концу года не менее 35% поставок серверных ускорителей будут оснащены такой памятью.

Добавлено: 08.05.2026